Што такое напалову аднімальнік: праца і яго прымяненне, K-MAP, схема з дапамогай NAND Gate

Для апрацоўкі такой інфармацыі, як святло або гук, ад адной кропкі да іншай мы можам выкарыстоўваць аналагавыя схемы, падаючы належныя ўваходы ў выглядзе аналагавых сігналаў. У гэтым працэсе ёсць верагоднасць таго, што ўваходныя аналагавыя сігналы будуць улоўлены, і гэта можа прывесці да страты выходнага сігналу. Каб пераадолець гэтыя лічбавыя схемы, рэалізаваны. Лічбавая схема можа быць распрацавана з лагічнымі засаўкамі. Лагічныя засаўкі - гэта электронная схема, якая выконвае лагічныя аперацыі на аснове іх уваходаў і дае на выхадзе толькі адзін біт, нізкі (лагічны 0 = нулявое напружанне) або высокі (лагічны 1 = высокае напружанне). Камбінацыйныя схемы могуць быць распрацаваны з некалькімі лагічнымі засаўкамі. Гэтыя схемы хуткія і не залежаць ад часу без зваротнай сувязі паміж уваходам і выхадам. Камбінацыйныя схемы карысныя для арыфметычных і булевых аперацый. Найлепшыя прыклады камбінацыйных схем - гэта напалову суматар, поўны суматар, напалову аднімальнік, поўны аднімальнік, мультыплексары, дэмультыплексары, кадавальнік і дэкодэр. выкарыстоўваецца для адымання двух бітаў з уваходу. Тут вывад адымальніка чыста залежыць ад цяперашніх уваходаў, і гэта не залежыць ад папярэдніх этапаў. Вывады паў-адымальніка-гэта розніца і курган. Гэта падобна на арыфметычнае адніманне, дзе, калі адымальнік большы за мінус, мы пайшлі б на пазыку B = 1, інакш запазычанне застанецца нулём B = 0. Каб лепш зразумець гэта, пераходзім да табліцы праўды, паказанай ніжэй. Блок-дыяграма паў-адымальніка Табліца праўды Табліца праўдзівасці паў-адымальніка паказвае значэнні вываду ў адпаведнасці з уваходамі, якія прымяняюцца на ўваходных каскадах. Табліца праўды падзелена на дзве часткі. Левая частка пазначаецца як уваходны каскад, а правая - як выхадны каскад. У лічбавых схемах уваход 0 і ўваход 1 паказваюць нізкую логіку, а высокую логіку. Згодна з канфігурацыяй, нізкая логіка азначае нулявое напружанне, высокая логіка - высокае напружанне (напрыклад, 5V, 7V, 12V і г.д.). Уваходы Выходы Уваход -AIУваход -BРазніца -DBarrow -B 000010 1001111100 Табліца праўды Тлумачэнне Табліца праўды Тлумачэнне Табліцы праўды Калі ўваходы A і B роўныя нулю, выхады паўвынішчальніка D і B таксама роўныя нулю. Калі ўваход A высокі, а B роўны нулю, розніца высокая, то ёсць Курган роўны нулю Калі ўваход A роўны нулю, а ўваход B высокі, то выхады D і B высокія з адпаведнымі. Калі абодва ўваходу высокія, абодва выхаду паўвынішчальніка роўныя нулю. З прыведзенай вышэй табліцы праўды мы можам знайсці ўраўненне для розніцы (D) і Кургана (B). Ураўненні для розніцы-D: Розніца вялікая, калі ўваходы A = 1, B = 1 і A = 0, B = 0. З гэтага сцвярджэння D = AB '+A'B = A⊕B. У адпаведнасці з ураўненнем D яно абазначае Ex-or gate.D = A⊕BУраўненні для Barrow-B: Баро высокі толькі тады, калі ўваход A нізкі, а B высокі. З гэтага моманту ўраўненне для Кургана B будзе выглядаць так: B = A'BB = A'B З прыведзеных вышэй адрозненняў і ўраўненняў Кургана мы можам распрацаваць схему паўвынішчальніка з дапамогай K -MapK -карта MapKarnaugh спрашчае выраз булевай алгебры для паловы ланцуга адымальніка. Гэта афіцыйны метад пошуку ўраўнення булевай алгебры для любой схемы. Давайце развяжам булевыя выразы для схемы паўвынішчальніка з дапамогай K-map.K-Map для розніцы (D) і Кургана (В)K-карта для рознасці (D) і Кургана (B) Згодна з K-картай, першы імплікант A'B, а другі-AB'. Калі мы спрасцім гэта два імплікантныя ўраўненні, атрымаем спрошчанае ўраўненне для розніцы DD = A'B+AB'Тады, D = A⊕B. Гэта ўраўненне проста паказвае вароты Ex-OR. Каб знайсці спрошчаны булевы выраз для кургана B, нам трэба прытрымлівацца таго ж працэсу, які мы выконвалі для розніцы D. Такім чынам, B = A'B. NOR вароты называюць універсальнымі. Тут вароты NAND называюцца універсальнымі, таму што мы можам праектаваць любы тып лічбавай схемы з выкарыстаннем n камбінацый лікаў NAND. Дзякуючы гэтай спецыяльнасці, вароты NAND называюць універсальнымі варотамі. Цяпер мы распрацоўваем схему напалову аднімальніка з выкарыстаннем засаўкі NAND.Мы можам распрацаваць схему паўвынімальніка з пяццю затворамі NAND. Разгледзім A і B у якасці ўваходаў на першую ступень засаўкі NAND, яе выхад зноў падлучаны як адзін уваход да другога затвора NAND а таксама трэція вароты NAND. У адпаведнасці з іх уваходамі, ён дае выснову, а на заключным этапе з варот NAND рознічны выхад D і выхад кургана B будуць на іх выхадзе. ⊕B і ўраўненне B ўраўненне як B = A'B. Пры выкарыстанні рознай камбінацыі варот NAND для пабудовы паўвынішчальніка канчатковыя ўраўненні рознасці і кургана будуць толькі D = A⊕B і B = A'B. паловы адымальніка Існуюць розныя прыкладання гэтых адымальнікаў. Практычна іх проста аналізаваць. Некаторыя з іх пералічаны наступным чынам. Для адымання лікаў, размешчаных у найменшай пазіцыі ў слупках, пераважныя гэтыя адымальнікі. Арыфметычная і лагічная адзінка (ALU), прысутная ў працэсары, аддае перавагу гэтай адзінцы для аднімання. Каб звесці да мінімуму скажэнні гуку На аснове аперацыі, якая патрабуецца, палова адымальніка мае магчымасць павялічваць або памяншаць колькасць аператараў. Палова адымальнікаў выкарыстоўваецца ва ўзмацняльніку. Пры перадачы гукавых сігналаў яны выкарыстоўваюцца для пазбягання скажэнняў. Такім чынам, гэта ўсё аб Схема напалову адымальніка. У рэжымах рэальнага часу адыманне некалькіх лікаў бітаў не можа быць зроблена з дапамогай паўвынімальнікаў. Гэты недахоп можна пераадолець, выкарыстоўваючы поўны аднімальнік.

Пакінь паведамленне 

спіс паведамленняў